较大的采用周期将使其不稳定。采样周期应不得大于总计时间常数的1/10(或极端情况下的1/5)。举例,如果PV近似为最终值2秒的2/3时,则采样周期应小于0.2秒,极端情况下为0.4秒。另一方面,采样周期也不得太小，如小于总计时间常数的1/1000,或ki*误差*dt的PID积分器将圆整至零。例如,需时10小时或36000秒的慢速过程达到63%时其采样周期应为40秒或稍长些。如其过程不是特别快,通常不必要求使用0采样周期来处理每次PID扫描的PID运算。如果很多PID回路都使用大于扫描时间的采样周期的话.则若许多回路可在同时结柬处理运算时,可以设置较宽的PLC扫描时间变化范围。最简单的解决办法是通过一一个设置为0的位数组进行排列一个或多个位，使电流传至各单个PID模块。
Giddings & Lewis DC Input Board 502-02-814-16
502-02972-16 GIDDINGS & LEWIS DC INPUT
Giddings & Lewis SST PCI Card MMC-PC-Analog Profibus
