先进先出(FIFO)读功能模块(FIFO_ RD)从表中移出数据。数值总是从表的底部移出。如果指针指向最后位值，表就满了。FIFO_RD必须用来删除指针入口存储单元的记录并且指针减1。IFO_ RD和FIFO_ _WRT结合使用，FIFO_ WRT使指针增1并且把指针存储单元的内容写入表中。1.FIFO_ RD复制表的顶部存储单元的值到输出参数Q中。然后必须有另外的逻辑程序输入数据到输入存储单元中。2.表中剩余的项复制到表中更低的位置。3.FIFO_ _RD将指针减1.4.FIFO_ RD执行时，步骤1，2和3重复执行，直到表为空(PTR=0)。当表满时指针首尾不重合。
当FIFO_RD接收能量流，表的第一-个存储单元的数据被复制到输出Q。接着，表中的每一项往下移动到下一个更低的存储单元。这从表中的第二项开始，它被移动到存储单元1。最后，指针减1。如果最终指针位置变为0,输出EM设为ON，也就是说，EM表示表是否为空。如果指示器大于零并且小于LEN指定的数值，FIFO_ RD向右传递能流。注意:–个FIFO表是-一个队列。–个LIFO表是-一个堆栈。
GIDDINGS & LEWIS 502-02427-00 USPP 5020242700
GIDDINGS & LEWIS 502-02722-50 USPP 5020272250
GIDDINGS & LEWIS 503-17610-00 Pic Turbo Processor
Expedited shipping available
